人工智能与高性能计算应用的快速发展，对高容量、高带宽存储的需求急剧增长。高速SRAM受其6T结构限制，难以实现高容量；片外DRAM因访问延迟较高，无法充分满足高带宽需求。在此背景下，基于IGZO的2T0C架构可后道集成于逻辑芯片之上，被视为兼顾高容量与高带宽的有效解决方案。但当前2T0C DRAM的研究局限于平面架构和垂直4F²架构，尚缺乏单步多层的三维集成方案，制约了密度的进一步提升。
针对上述挑战，中国科学院微电子研究所集成电路制造技术全国重点实验室团队联合北京超弦存储器研究院创新地提出基于2T0C单元结构的3D DRAM单步多层堆叠方案，并首次展示了4层堆叠 3D 2T0C。该新型3D DRAM采用垂直字线架构和双栅2T0C单元设计，具有高读取裕度、稳定双栅读取控制和低制备成本等优势。基于双栅调控的IGZO晶体管实现了优异性能和高稳定性。所制备的3D 2T0C单元兼具高速写入与长数据保持能力，并成功实现多值存储，大幅提高了存储密度。
基于该成果的文章“Highly stackable 3D DRAM of Dual-gate IGZO 2T0C with Record 3 bits/cell and 400s Data Retention”入选VLSI 2026（2026 IEEE Symposium on VLSI Technology），微电子所博士后廖福锡、北京超弦存储器研究院朱正勇研究员为第一作者，微电子所李泠研究员、杨冠华副研究员、北京超弦存储器研究院赵超研究员为共同通讯作者。
图1高分辨率TEM表征
图2 稳定多层器件性能、读取窗口增大、3比特储存
综合信息