面向后摩尔时代新型半导体器件与先进集成技术的发展需求，设计工艺协同优化（DTCO）正推动着材料、器件、工艺与电路系统的协同设计。作为连接器件物理与电路设计的关键桥梁，紧凑模型直接关系到新型器件进入电路设计流程、支撑系统优化与应用探索的效率。随着新材料、新结构器件、后道集成（BEOL）和单片三维集成技术的发展，传统物理紧凑模型在模型构建、参数提取和跨结构迁移方面面临挑战。人工智能为器件建模提供了新的技术路径，但纯数据驱动模型仍存在物理一致性不足、解析表达不明确、难以部署至 Verilog-A/SPICE 等标准 EDA 流程的问题。发展兼具精度、可解释性和可部署性的智能紧凑建模方法，已成为 AI for EDA 领域的重要研究方向。
针对上述挑战，微电子所集成电路制造技术全国重点实验室李泠、汪令飞研究团队联合香港大学、南方科技大学，提出了一种物理先验引导的智能紧凑建模框架，构建了“神经网络学习—符号化模型蒸馏—Verilog-A/SPICE 电路部署”的完整技术路线。该方法利用EKAN网络学习新型晶体管在多维偏压、结构参数和温度条件下的器件特性，并将神经网络模型进一步提炼为具有明确解析表达形式的符号化紧凑模型，从而实现高精度数据学习与可解释模型表达的结合。
相关工作在氧化物晶体管及其DRAM/SRAM电路仿真中完成验证，表明该方法可支持新型器件建模、器件—电路协同优化以及快速技术路径探索。该研究为人工智能方法在紧凑模型自动构建、物理先验建模和 EDA 流程部署中的应用提供了新的思路。
相关论文以 “A Physics-Prior Intelligent Compact Modeling Framework for BEOL-Compatible DTCO: EKAN-Based Distillation from Neural to Symbolic Models” 为题，入选 2026 年芯片设计自动化领域顶级会议The Chips to Systems Conference (DAC)。微电子所博士研究生李旭帆、香港大学博士后李熠为共同第一作者，姚振杰副研究员、汪令飞研究员以及李泠研究员为通讯作者。
综合信息