随着智能计算、大数据等技术的爆发式增长，低计算强度、高访存频率的数据密集型计算需求激增，支持数据原位存储与计算的非易失存算一体技术受到广泛关注。然而，当前该技术普遍面临“存力”与“算力”难以协同的矛盾，如何实现两者有机融合以应对不同类型计算任务，成为关键挑战。
针对上述问题，集成电路制造技术全国重点实验室团队近日报道了有关高密度非易失存算与近存技术的研究工作。
在存算技术方面，团队设计了基于电荷俘获型晶体管（CTT）的混合域存内计算宏芯片；研究了高密度的差分增益式的存算阵列、高能效的模拟预测-数字计算工作机制，以及低硬件开销的定点/浮点数据统一处理与计算电路；相关技术得到了流片验证，高效支持INT4/8和FP4的矩阵-向量计算，实现了非易失存算芯片存储密度与算力密度的共同提升。
在近存技术方面，团队设计了基于新型铁电NAND闪存（FeNAND）的近存计算芯片；研究了基于后道铁电栅晶体管的FeNAND阵列、充电-放电交替式读取方案与极性自转换的灵敏放大器电路，以及低开销与多功能的相位域近存计算单元；相关技术得到了流片验证，高效支持高维度、高并行、多比特向量的近似向量搜索任务，为发展大容量NAND型近存技术提供了新思路。
两项成果分别以“A 12nm 4Mb 104.56-137.75TFLOPS/W Charge-Trap Transistor-Based Computing-in-Memory Macro Using Analog-Predict-Digital Compute for AI Edge Devices”（博士研究生沈浚哲和周治道为共同第一作者，窦春萌研究员为通讯作者）和“A 16Mb 166.8TOPS/W Near-Memory Phase-Domain-Computing Ferroelectric NAND Flash for Approximate Nearest Neighbor Search on Edge Devices”（博士研究生李伟增和硕士生王柏翰为共同第一作者，窦春萌研究员为通讯作者）为题在2026年国际固态电路会议（ISSCC）上发表。该工作得到了合作专家的大力指导，并获得了国家自然科学基金委项目与中国科学院战略性科技先导专项的支持。
综合信息